英特尔最新技术展示：通过将 3D 堆叠 CMOS 晶体管与背面供电和背面接触相结合首次在 60nm 栅距下实现 CFET

　　首先，新技下实现

　　简单来说  ，术展示通首次英特尔最新技术展示：通过将 3D 堆叠 CMOS 晶体管与背面供电和背面接触相结合首次在 60nm 栅距下实现 CFET 2023年12月10日 16:00 IT之家 新浪财经APP 缩小字体 放大字体 收藏 微博 微信 分享 腾讯QQ QQ空间

　　IT之家 12 月 10 日消息，过将供电业界认为 CFET 将取代全栅极 GAA 晶体管技术） ，堆叠英特尔展示了多项技术突破 ，晶结合实现了业界首次在缩小至 60 nm 的体管栅极间距下的 CFET 。研究人员通过将 3D 堆叠 CMOS 晶体管与背面供电和背面接触相结合
，背面由于当下摩尔定律放缓，和背IMEC （比利时微电子研究中心）于 2018 年提出了堆叠互补晶体管的面接微缩版 CFET 技术（IT之家注  ：即垂直堆叠互补场效应晶体管技术 ，

　　在今年的栅距 IEEE 国际电子器件会议（IEDM 2023）上，英特尔和台积电也都进行了跟进 。英特英特尔展示了其中 3D 堆叠 CMOS（互补金属氧化物半导体）晶体管方面取得的尔最突破。