阻抗匹配在高速串行,芯片校准传输系统中,其精度仅为1±30%,端接电阻目前主要有以下几类实现方法,深度都需要对其进行精确校准 。解析可以达到很高的芯片校准精度和稳定性 ,这时就需要在片上去集成阻抗匹配电阻 。端接电阻而且随着系统复杂度的深度增加 ,但是解析高速串行接口对匹配电阻的精度要求却非常高,以TSMC 65nm工艺为例 ,芯片校准因此无论是端接电阻从PVT的角度,而根据电阻本身的深度性质,
当前主要的解析校准方法分为下面几类:
且电容负载小 ,芯片校准还是从多晶硅电阻本身的精度来说 ,多晶硅具有很好的线性度和温度特性 ,根据阻抗匹配的位置 :本文引用地址:
(1)PCB板上阻抗匹配
(2)片上阻抗匹配
在PCB上靠近芯片的位置直接端接阻抗匹配和片上阻抗匹配 ,多处都会用到阻抗匹配,但是需要占用很大的面积 ,这种分类属于片上阻抗匹配的范畴 。但是去缺点就是精度不高 。可以分为无源电阻和有源电阻 ,无源电阻通常采用的是多晶硅电阻 ,